Allgemeine Informationen
| Veranstaltungsname | Vorlesung/Übung: Entwurf digitaler Schaltungen: Logikssynthese, Formale Verifikation und Fabrikationstest (Teil 1) |
| Semester | WiSe 2026/27 |
| Aktuelle Anzahl der Teilnehmenden | 14 |
| Heimateinrichtung | Leitung des Instituts für Informatik |
| Beteiligte Einrichtungen | Technische Informatik |
| Veranstaltungstyp | Vorlesung/Übung in der Kategorie Offizielle Lehrveranstaltungen |
| Nächster Termin | Montag, 26.10.26, 16:15 - 17:45 Uhr Hörsaal 3.31 [VSP 1] (Informatik) |
| Lehrsprache(n) | Deutsch |
| Studiengänge (für) | Studiengang Informatik |
| SWS | 4 |
| ECTS-Punkte | 5 |