Entwurf digitaler Schaltungen: Logiksynthese, Formale Verifikation und Fabrikationstest (Teil 1) (gültig ab WiSe 2023/24) (Veranstaltungsübersicht)

Entwurf digitaler Schaltungen: Logiksynthese, Formale Verifikation und Fabrikationstest (Teil 1) (gültig ab WiSe 2023/24) (Veranstaltungsübersicht)

INF.08071.02 Institut für Informatik 5 CP

Entwurf digitaler Schaltungen: Logiksynthese, Formale Verifikation und Fabrikationstest (Teil 1)

Lehrveranstaltungen WiSe 2026/27
Hinweise
Basismodul der Vertiefungsrichtung `Technische Informatik und IT-Sicherheit`
Prüfungsvorleistung Modul
Aktive Mitarbeit in der Vorlesung und den Übungen
Prüfungsleistung Modul
mündliche Prüfung
Kompetenzziele
Studierende sollen durch das Modul folgende Kompetenzen erwerben
  • Sie wissen von der Bedeutung der formalen Verifikation von Hardware und dem Fabrikationstest integrierter Schaltungen.
  • Sie kennen die grundlegenden Ansätze des Model Checking, mit denen eine Hardwarespezifikation auf vorgegebene Eigenschaften geprüft wird.
  • Sie kennen die grundlegenden Ansätze zum formalen Äquivalenztest zweier kombinatorischer bzw. sequentieller Schaltungen.
  • Sie kennen die üblichen in der Industrie verwendeten Fehlermodelle und die Ansätze zur Testmustergenerierung und können diese anwenden.
  • Sie verstehen die prinzipiellen Vorgehensweisen von SAT-Solvern und können diese erklären und anwenden.
  • Sie kennen die grundlegenden rechnerinternen Darstellungen Boolescher Funktionen, insbesondere implizite Darstellungen (BDDs, BMDs) Boolescher Funktionen, und können diese zur Analyse und Verifikation kombinatorischer Schaltungen anwenden.
  • Sie haben verstanden, dass unabhängig von der gewählten Darstellung Boolescher Funktionen fast alle Boolesche Funktionen nicht mit traktablem Platz darstellbar sind.
Modulteile Semesterveranstaltungen Prüfungsleistung
LV 1: Vorlesung (Vorlesung mit integrierten Übungen)
LV 2: Kursus (Selbststudium: Bearbeiten der Übungsaufgaben und Prüfungsvorbereitung)