Entwurf digitaler Schaltungen: Logiksynthese, Formale Verifikation und Fabrikationstest (Teil 2)
Lehrveranstaltungen SoSe 2024
Teilnahmevoraussetzungen
Vertiefte Kenntnisse zu Binary Decision Diagrams (BDDs)
Hinweise
Vertiefendes Modul der Vertiefungsrichtung "Technische Informatik und IT-Sicherheit"
Prüfungsvorleistung Modul
Aktive Mitarbeit in der Vorlesung und den Übungen
Prüfungsleistung Modul
mündliche Prüfung
Kompetenzziele
Studierende sollen durch das Modul folgende Kompetenzen erwerben
Sie kennen den Design Flow integrierter Schaltungen beginnend mit der Spezifikation der Hardware über die Formale Verifikation, die Synthese, die Testmustergenerierung bis hin zu den Maskendaten
Sie wissen, wie die Synthese sequentieller Schaltungen auf die Synthese kombinatorischer Schaltungen zurückgeführt werden kann
Sie kennen die grundlegenden Algorithmen und die in führenden kommerziellen Systemen zur logischen Synthese von zweistufigen kombinatorischen Schaltungen eingesetzten Heuristiken und können diese erläutern
Sie kennen den zur Realisierung Boolescher Funktionen auf FPGAs eingesetzten Ansatz der funktionalen Dekomposition Boolescher Funktionen mit mehreren Ausgängen
Sie kennen die während der Synthese von kombinatorischen Schaltungen ausnutzbaren Eigenschaften (Symmetrie, partielle Symmetrie) von Booleschen Funktionen und wissen, wie diese berechnet und ausgenutzt werden können.
Sie kennen die während des Physical Designs eines ASICS durchzuführenden Schritte und (die) dazugehörige(n) Optimierungsprobleme
Modulteile
Semesterveranstaltungen
Prüfungsleistung
LV 1: Vorlesung (Vorlesung mit integrierten Übungen)
