MLU
Vorlesung: Synthese, Verifikation und Test digitaler Schaltungen - Details
Sie sind nicht in Stud.IP angemeldet.

Allgemeine Informationen

Veranstaltungsname Vorlesung: Synthese, Verifikation und Test digitaler Schaltungen
Semester SS 2009
Aktuelle Anzahl der Teilnehmenden 0
Heimat-Einrichtung Leitung des Instituts für Informatik
beteiligte Einrichtungen Technische Informatik
Veranstaltungstyp Vorlesung in der Kategorie Offizielle Lehrveranstaltungen
Erster Termin Dienstag, 07.04.2009 08:15 - 09:45, Ort: (Hörsaal 3.31 [VSP])
Voraussetzungen Vordiplom in Informatik
Lernorganisation Zu der Veranstaltungen gehört noch eine Übung, an der verpflichtend teilgenommen werden muss.
Studiengänge (für) Studiengang Informatik (Hauptdiplom)
Vertiefungsrichtung Technische Informatik
SWS 4
ECTS-Punkte 6

Räume und Zeiten

(Hörsaal 3.31 [VSP])
Dienstag: 08:15 - 09:45, wöchentlich (15x)
Mittwoch: 08:15 - 09:45, wöchentlich (15x)

Kommentar/Beschreibung

Die Lehrveranstaltung gibt eine Einführung in die algorithmischen Aspekte des Entwurfs grosser digitaler Schaltungen. Sie umfasst die Bereiche Logiksynthese, formale Verifikation und Test von digitalen Schaltungen.